دانلود مقاله و خرید ترجمه:تحلیل جمع کننده کم مصرف، پرسرعت و با فضای کارآمد - 2013
دانلود بهترین مقالات isi همراه با ترجمه فارسی
مقالات ترجمه شده برق الکترونیک ( Power Electronics )
  • Analysis of Low Power, Area- Efficient and High Speed Fast Adder تحلیل جمع کننده کم مصرف، پرسرعت و با فضای کارآمد

    سال انتشار:

    2013


    ترجمه فارسی عنوان مقاله:

    تحلیل جمع کننده کم مصرف، پرسرعت و با فضای کارآمد


    عنوان انگلیسی مقاله:

    Analysis of Low Power, Area- Efficient and High Speed Fast Adder


    منبع:

    International Journal of Advanced Research in Computer and Communication Engineering Vol: 2, Issue 9, September 2013


    نویسنده:

    Pallavi Saxena, Urvashi Purohit, Priyanka Joshi


    چکیده انگلیسی:

    In electronics, adder is a digital circuit that performs addition of numbers. To perform fast arithmetic operations, carry select adder (CSLA) is one of the fastest adders used in many data- processing processors. The structure of CSLA is such that there is further scope of reducing the area, delay and power consumption. Simple and efficient gate – level modification is used in order to reduce the area, delay and power of CSLA. Based on the modifications, 8-bit, 16-bit, 32-bit and 64-bit architectures of CSLA are designed and compared. In this paper, conventional CSLA is compared with Modified Carry select adder (MCSLA), Regular Square Root CSLA (SQRT CSLA), Modified SQRT CSLA and Proposed SQRT CSLA in terms of area, delay and power consumption. The result analysis shows that the proposed structure is better than the conventional CSLA.
    Keywords: Adder | Carry select Adder (CSLA) | Modified CSLA (MCSLA) | Square Root CSLA (SQRT CSLA) | Data rocessing processors.


    چکیده فارسی:

    در علم الکترونیک، جمع کننده مداری دیجیتال است که عمل جمع کردن اعداد را انجام می‌دهد. برای انجام عملیات حسابی سریع، جمع کننده گزینش رقم نقلی (CSLA) یکی از سریع‌ترین جمع کننده‌هایی است که در بسیاری از پردازنده‌های پردازش داده استفاده می‌شود. ساختار CSLA طوری است که جای بیشتری برای کاهش فضا، تأخیر و مصرف برق دارد. اصلاح سطح گیت ساده و کارآمد به منظور کاهش فضا، تأخیر و برق مصرفی CSLA بکار می‌رود. براساس این اصلاحات، معماری‌های 8، 16، 32 و 64 بیت CSLA طراحی شده و مقایسه می‌شوند. در این مقاله، CSLA معمولی با جمع کننده گزینش رقم نقلی اصلاح شده (MCSLA)،CSLA ریشه مجذور منظم (SQRT CSLA)، SQRT CSLA اصلاح شده و SQRT CSLA پیشنهادی از حیث فضا، تأخیر و مصرف برق مقایسه می‌شود. تحلیل نتایج نشان می‌دهند که این ساختار پیشنهادی بهتر از CSLA معمولی است.
    کلیدواژه‌ها: جمع کننده | جمع کننده گزینش رقم نقلی (CSLA) | CSLA اصلاح شده (MCSLA) | CSLA ریشه مجذور (SQRT CSLA) | پردازنده‌های پردازش داده


    سطح: متوسط
    تعداد صفحات فایل pdf انگلیسی: 6
    تعداد صفحات فایل doc فارسی(با احتساب مراجع): 17

    وضعیت ترجمه عناوین تصاویر و جداول: به صورت کامل ترجمه شده است

    وضعیت ترجمه متون داخل تصاویر و جداول: به صورت کامل ترجمه شده است

    حجم فایل: 481 کیلوبایت


    قیمت: 14000 تومان  11200 تومان(20% تخفیف)


    توضیحات اضافی:




اگر این مقاله را پسندیدید آن را در شبکه های اجتماعی به اشتراک بگذارید (برای به اشتراک گذاری بر روی ایکن های زیر کلیک کنید)

تعداد نظرات : 0

الزامی
الزامی
الزامی
rss مقالات ترجمه شده rss مقالات انگلیسی rss کتاب های انگلیسی rss مقالات آموزشی