دانلود مقاله انگلیسی رایگان:An area-efficient bit-serial sequential polynomial basis finite field GF(2m) multiplier - 2019
بلافاصله پس از پرداخت دانلود کنید

با سلام خدمت کاربران عزیز، به اطلاع می رساند ترجمه مقالاتی که سال انتشار آن ها زیر 2008 می باشد رایگان بوده و میتوانید با وارد شدن در صفحه جزییات مقاله به رایگان ترجمه را دانلود نمایید.

دانلود مقاله انگلیسی رمزنگاری رایگان
  • An area-efficient bit-serial sequential polynomial basis finite field GF(2m) multiplier An area-efficient bit-serial sequential polynomial basis finite field GF(2m) multiplier
    An area-efficient bit-serial sequential polynomial basis finite field GF(2m) multiplier

    سال انتشار:

    2019


    عنوان انگلیسی مقاله:

    An area-efficient bit-serial sequential polynomial basis finite field GF(2m) multiplier


    ترجمه فارسی عنوان مقاله:

    An area-efficient bit-serial sequential polynomial basis finite field GF(2m) multiplier


    منبع:

    Sciencedirect - Elsevier - AEUE - International Journal of Electronics and Communications, 114 (2020) 153017: doi:10:1016/j:aeue:2019:153017


    نویسنده:

    Siva Ramakrishna Pillutla ⇑, Lakshmi Boppana


    چکیده انگلیسی:

    Many cryptographic and error control coding algorithms rely on finite field arithmetic. Hardware implementation of these algorithms requires an efficient realization of finite field GF(2m) arithmetic operations. Finite field multiplication is complex among the basic arithmetic operations, and it is employed in field exponentiation and inversion operations. Various algorithms and architectures are proposed in the literature for hardware implementation of finite field multiplication to achieve a reduction in area and delay. In this paper, a modified interleaved modular reduction multiplication algorithm and its bit-serial sequential architecture are proposed. It is observed from the comparison of analytical results that the proposed architecture achieves the reduction in area and area-delay product compared to the existing multipliers. The proposed multiplier achieves an improvement of 39% in area and 17% in area-delay product estimations for field order of 409 when compared with the best sequential multiplier available in the literature. Application specific integrated circuit (ASIC) implementation of the proposed multiplier together with the two most comparable multipliers confirms that the proposed multiplier outperforms in terms of area and area-delay product. The proposed multiplier is suitable for implementation of security in Internet of Things (IoT) gateways and edge-devices.
    Keywords: Finite field arithmetic | Polynomial basis | Bit-serial multiplier | Elliptic curve cryptography | Internet of Things (IoT)


    سطح: متوسط
    تعداد صفحات فایل pdf انگلیسی: 8
    حجم فایل: 330 کیلوبایت

    قیمت: رایگان


    توضیحات اضافی:




اگر این مقاله را پسندیدید آن را در شبکه های اجتماعی به اشتراک بگذارید (برای به اشتراک گذاری بر روی ایکن های زیر کلیک کنید)

تعداد نظرات : 0

الزامی
الزامی
الزامی
rss مقالات ترجمه شده rss مقالات انگلیسی rss کتاب های انگلیسی rss مقالات آموزشی
logo-samandehi