دانلود مقاله انگلیسی رایگان:اجرای سخت افزار دیجیتالی شبکه های عصبی اسپایک با آموزش باینری FORCE - 2020
تبریک غدیر خم

با سلام خدمت کاربران عزیز، به اطلاع می رساند ترجمه مقالاتی که سال انتشار آن ها زیر 2008 می باشد رایگان بوده و میتوانید با وارد شدن در صفحه جزییات مقاله به رایگان ترجمه را دانلود نمایید.

دانلود مقاله انگلیسی شبکه های نورونی رایگان
  • A Digital Hardware Implementation of Spiking Neural Networks with Binary FORCE Training A Digital Hardware Implementation of Spiking Neural Networks with Binary FORCE Training
    A Digital Hardware Implementation of Spiking Neural Networks with Binary FORCE Training

    سال انتشار:

    2020


    عنوان انگلیسی مقاله:

    A Digital Hardware Implementation of Spiking Neural Networks with Binary FORCE Training


    ترجمه فارسی عنوان مقاله:

    اجرای سخت افزار دیجیتالی شبکه های عصبی اسپایک با آموزش باینری FORCE


    منبع:

    Sciencedirect - Elsevier - Neurocomputing, Journal Pre-proof. doi:10.1016/j.neucom.2020.05.044


    نویسنده:

    Kaveh Akbarzadeh-Sherbaf, Saeed Safari, Abdol-Hossein Vahabie


    چکیده انگلیسی:

    The brain, a network of spiking neurons, can learn complex dynamics by adapting its spontaneous chaotic activity. One of the dominant approaches used to train such a network, the FORCE method, has recently been applied to spiking neural networks. This method employs a pool of randomly connected spiking neurons, called a reservoir, to create chaos and uses the recursive least square (RLS) method to change its dynamic to what is required to follow a teacher signal. Here, we propose a digital hardware architecture for spiking FORCE with some modifications to the original method. First, to reduce the memory usage in hardware implementation, we show that careful binarization of the reservoir weights could preserve its initial chaotic activity. Second, we generate the connection matrix on-the-fly instead of storing the whole matrix. Third, a single processor systolic array implementation of the RLS using the inverse QR decomposition is exploited to update the readout layer weights. This implementation is not only more hardware-friendly but also more numerically stable in reduced precision than the standard RLS implementation. Fourth, we implement the design in both single and custom-precision floating-point number systems. Finally, we implement a network of 510 Izhikevic neurons on a Xilinx Artix-7 FPGA with 32, 24, and 18 bits floating-point numbers. To confirm the correctness of our architecture, we successfully train our hardware using three different teacher signals.
    Keywords: FORCE learning | field programmable gate array (FPGA) | spiking neural network (SNN) | recursive least square (RLS) | QR decomposition | systolic array


    سطح: متوسط
    تعداد صفحات فایل pdf انگلیسی: 63
    حجم فایل: 11142 کیلوبایت

    قیمت: رایگان


    توضیحات اضافی:




اگر این مقاله را پسندیدید آن را در شبکه های اجتماعی به اشتراک بگذارید (برای به اشتراک گذاری بر روی ایکن های زیر کلیک کنید)

تعداد نظرات : 0

الزامی
الزامی
الزامی
rss مقالات ترجمه شده rss مقالات انگلیسی rss کتاب های انگلیسی rss مقالات آموزشی
logo-samandehi