دانلود و نمایش مقالات مرتبط با Deep Submicron::صفحه 1

دانلود بهترین مقالات isi همراه با ترجمه فارسی

کارابرن عزیز، مقالات isi بالاترین کیفیت ترجمه را دارند، ترجمه آنها کامل و دقیق می باشد (محتوای جداول و شکل های نیز ترجمه شده اند) و از بهترین مجلات isi انتخاب گردیده اند. همچنین تمامی ترجمه ها دارای ضمانت کیفیت بوده و در صورت عدم رضایت کاربر مبلغ عینا عودت داده خواهد شد.

پشتیبانی
اپلیکشن اندروید
آرشیو مقالات
ورود اعضا
توجه توجه توجه !!!!
تمامی مقالات ترجمه شده ، انگلیسی و کتاب های این سایت با دقت تمام انتخاب شده اند. در انتخاب مقالات و کتاب ها پارامترهای جدید بودن، پر جستجو بودن، درخواست کاربران ، تعداد صفحات و ... لحاظ گردیده است. سعی بر این بوده بهترین مقالات در هر زمینه انتخاب و در اختیار شما کاربران عزیز قرار گیرد. ضمانت ما، کیفیت ماست.
نرم افزار winrar

از نرم افزار winrar برای باز کردن فایل های فشرده استفاده می شود. برای دانلود آن بر روی لینک زیر کلیک کنید
دانلود

پیوندهای کاربردی
پیوندهای مرتبط
نتیجه جستجو - Deep Submicron

تعداد مقالات یافته شده: 1
ردیف عنوان نوع
1 رویکردی نوین برای کاهش توان نشتی در فناوری های ژرف زیرمیکرون (Deep Submicron) در مدارهای CMOS VLSI
سال انتشار: 2015 - تعداد صفحات فایل pdf انگلیسی: 6 - تعداد صفحات فایل doc فارسی: 18
جریان¬های نشتی به دلیل یکپارچه¬سازی سریع صنایع نیمه¬هادی با کاستن از اندازه¬ی ترانزیستورها، یکی از دغدغه¬های اصلی در فناوری ژرف زیرمیکرون (DSM) هستند. پارامترهای بسیاری همچون ولتاژ آستانه، ضخامت اکسید، طول کانال و ولتاژ تغذیه (Vdd) با کوچک¬شدن فناوری، مقادیر کمتری یافته¬اند تا مصرف توان همچنان تحت کنترل باشد. در نتیجه، ولتاژ آستانه¬ی ترانزیستور (Vth) نیز کوچک شده است تا ظرفیت جریان درایو حفظ شده و در هنگام کاهش گره فناوری به بهبود عملکرد دست یابیم. با اینحال کاهش ولتاژ آستانه موجب افزایش جریان زیر آستانه به صورت نمایی شده است. در این مقاله، تحلیل برخی تکنیک¬های کاهش نشتی و مقایسه¬ی آنها با تکنیک پیشنهادی برای کاستن از توان نشتی، با ترکیب نمودن حالات خواب و گالئور (Galeor) ارائه شده است، این ترکیب نمودن موجب کاهش مصرف متوسط توان برای ولتاژ آستانه-ی زیاد و کم به ترتیب در گیت Nand پایه به مقادیر 36.47% و 49.0%، در پشته¬ی اجباری به مقادیر 62.90% و 70.18%، در ترانزیستور Sleep با ولتاژ آستانه¬ی کم به مقادیر 33.30% و 46.39%، در ترانزیستور Sleep با ولتاژ آستانه¬ی زیاد به مقادیر 47.66% و 57.93%، در نگه¬دارنده¬ی مُد خواب به مقادیر 58.92% و 66.98% می¬شود.
کلمات کلیدی: جریان نشتی زیر آستانه | پشته سازی ترانزیستور | مصرف توان | CMOS | ژرف زیرمیکرون
مقاله ترجمه شده
موضوعات
footer